Hallo Leute,
es ist nun so weit. Wr können mit dem Nachbau der

1. TURBO 1050
2. FREEZER

beginnen. Aus den anderen Treads geht ja hervor, das der einen oder andere von Euch schon etwas in dieser Richtung unternommen hat. Ihr solltet nun die Arbeiten untereinander koordinieren, damit nichts doppelt gemacht wird. Die Finanzierung der Prototypen übernimmt der ABBUC.
Bitte sprecht Euch hier ab.
Die gesannten Platinen und die Listings der GALS, pp. findet Ihr hier:


http://www.abbuc.de/engl.htm

Ich hoffe, das wir mit diesen Projekten auch zum Ziel kommen.
Auf rege Mitarbeit hoffend, verbleibe ich mit herzlichen Grüßen
Euer Wolfgang

Also: das fehlende Jedec-File vom 82S105 (Turbo Freezer XL III) sowie alle anderen Infos die ich gesammelt habe kann ich anfang nächster Woche hochladen. Wolfgang, soll ich Dir die Sachen per Mail schicken oder wie ist\'s am besten?

Betreffend Freezer III Nachbau habe ich mir bisher folgende Gedanken gemacht und möchte diese Ideen einfach mal zu Diskussion stellen:

1) Es wäre wohl nicht dumm, den Takt-Vervielfacher durch eine etwas nachbausicherere Variante (zB einen PLL) zu ersetzen. Leider habe ich selber kein Oszi, vielleicht mag das ja sonst wer übernehmen.

2) Der 82S105A ist kaum noch zu bekommen und dementsprechend teuer (ca. 17EUR bei Strixner+Holzinger, vor einem Jahr hatten sie auch nur mehr eine Hand voll auf Lager). Ausserdem erfordert der PLS105N wie schon geschrieben eine kleine Änderung an der Schaltung, damit das Timing wieder stimmt. Evtl. hilft aber eine sorgfältig dimensionierte PLL. Ich werde mich auf jeden Fall nochmal schlau machen, ob es den 82S105A sonst irgendwo noch gibt.

3) Anstatt eines 82S105A könnte man natürlich auch die Logik in einen kleinen CPLD stopfen. Die Logik-Gleichungen habe ich schon reverse engineered, man müsste sie also nurmehr nach VHDL übersetzen.

Vorschläge, Kommentare, Ergänzungen?

so long,

Hias

Ja am besten per Email, stelle sie dann zu den anderen Listings.
Danke!

Wolfgang

vorredner hat geschrieben:Also: das fehlende Jedec-File vom 82S105 (Turbo Freezer XL III) sowie alle anderen Infos die ich gesammelt habe kann ich anfang nächster Woche hochladen.

Also die Daten sind eingestellt. Ihr findet sie unter dem oben genannten Link.

Wolfgang

vorredner hat geschrieben:Also die Daten sind eingestellt. Ihr findet sie unter dem oben genannten Link.

Vielen Dank!

Ich habe heute mal angefangen, die Freezer-Logik aus dem 82S105 nach VHDL zu übersetzen. Für\'s erste sieht\'s schon mal recht gut aus: wenn ich beim Extrahieren der Logik und beim Übsersetzen nach VHDL keine Fehler gemacht habe, lässt sich der Code auf jeden Fall in einem kleinen CPLD unterbringen (und es sind dann sogar noch einige I/O Gates und Makrozellen frei). Zum Testen habe ich einen 7032S von Altera daheim, aber als nächstes muss ich mich erst mal in den Simulator einarbeiten. Ist mein erstes VHDL Projekt

so long,

Hias

Halo hier die Reaktion von Bernhard auf das Hias Posting:

Hallo Wolfgang,

freut mich daß die Platinen ankamen. Die kleinen für die Druckerkabel könnt Ihr natürlich behalten und damit Druckerkabel machen. Da ich selber den inneren Aufbau der späteren Druckerkabel nicht mehr nachvollziehen kann, macht doch einfach eines auf und seht nach, es muß da irgendwo eine zusätzliche Strippe rein, bloß wo ?

Was den Nachbau der Freezer angeht - wenn man keinen 82S105 nimmt, braucht man auch keinen Taktvervielfacher, denn die Lösung mit den drei GALs war eigentlich vom Timing her ganz OK.
17 Euro würde ich auch für den 82S105 nicht bezahlen, das ist Nepp.

Wenn schon einen Nachbau, dann die Gleichungen aus den GALs nehmen und in irgendeinen robusteren PLD reintun. Das Problem mit den GALs (von Lattice) war, daß die den Latch-Lock mit einer internen Ladungspumpe und einem Power-up Sequenzer der internen Blöcke gemacht haben. Das sah damals auf dem Papier gut aus (glaube sogar, daß man\'s zum Patent angemeldet hat), ist aber letztlich doch als Murks anzusehen, da es den Test der Zeit nicht bestanden hat. Ein Holzweg. Heute löst man bei CMOS das Latchup-Problem viel eleganter innerhalb des Pad- Kranzes. Ich weiß allerdings nicht, welche heutige PLDs da besonders gut sind, und bei vorhandenen Pegeln an den I/Os das Aus- und Einschalten der Versorgung überleben. Man müßte da Tests machen (mit Strombegrenzung). Wenn der Strom nach dem Wiedereinschalten deutlich größer ist als vorher dann eignen sich diese Chips nicht für den Freezer, denn die Menschen ändern sich nicht, und werden genau dasselbe wieder tun, was sie schon vor 20 Jahren getan haben.

Hoffe, Ihr habt viel Spaß mit dem Nachbauen und macht auch wirklich echte Platinendateien und schöne Schaltpläne.

viele Grüße
Bernhard

Also weiter machen!
Ich habe ca. 20 Miniplatinen für das Druckerkabel hier bei mir.

Gruß
Wolfgang

Good news everyone:

Der Transfer der Logik in VHDL hat wunderbar funktioniert!

Ich habe (mit einem selbstgebastelten Adapter) den Altera 7032S anstatt des 82S105 im Freezer getestet - und es hat funktioniert!

Was ich gemacht habe: mit Hilfe der Datenblätter habe ich vor einiger Zeit schon die Logikgleichungen aus dem 82S105 extrahiert. Diese Gleichungen habe ich nun einfach eins zu eins in VHDL übersetzt und zusärzlich das Verhalten des 82S105 simuliert. Letzeres war auch nicht allzu schwer, da der 82S105 recht einfach aufgebaut ist: AND Terme an den Eingängen, diese werden ver-OR-t und steuern letztlich SR-Flipflops. Zusätzlich gibt es noch einen (einzelnen) Feedback-Term, aber das war\'s auch schon.

Wen\'s interessiert: das VHDL-File liegt auf http://www.horus.com/~hias/atari/freezer/TurboFreezerXL.vhdl

Als nächstes werde ich mir mal anschauen, wie\'s ohne Takt-Vervielfacher klappt.

Gibt es irgendwo die Original-Gleichungen der GALs?

Ansonsten ist es auch nicht allzu schwierig, die Logik für den Takt-Vervielfacher einfach rauszuwerfen.

so long,

Hias

vorredner hat geschrieben:Was den Nachbau der Freezer angeht - wenn man keinen 82S105 nimmt, braucht man auch keinen Taktvervielfacher, denn die Lösung mit den drei GALs war eigentlich vom Timing her ganz OK.

So, jetzt habe ich die Logik-Gleichungen im 82S105 etwas detaillierter analysiert und glaube dass ich verstanden habe, was da genau abläuft

Der Grund, wieso der Takt-Vervielfacher beim 82S105 notwendig ist, ist eigentlich sehr naheliegend: Die Ausgänge des 82S105 laufen immer durch ein Flip-Flop das mit der Takt-Flanke geclockt ist. Eine Möglichkeit, dieses FF zu umgehen (so wie bei den "normalen" PLDs) kennt der 82S105 nicht.

Ich werde jetzt einfach mal versuchen, die Logik ohne Takt-Vervielfacher in VHDL zu implementieren. Die grundsätzliche Funktionsweise ist ja nicht allzu kompliziert.

Sobald sich wieder was neues ergibt, melde ich mich wieder.

so long,

Hias

PS: Wenn ich damit fertig bin werde ich die technischen Interna (Memory-Layout, interner Aufbau, etc.) zusammenfassen und eine kurze Doku schreiben - falls zB wer das ROM erweitern möchte o.ä.

Hallo,
gibt es bei der Turbo 1050 Erweiterung auch die Moeglichkeit, diese ohne GAL zu bauen ?!? Da bei der turbo am haeufigsten bisher der (kopiergeschuetzte) GAL starb, waere es wert nach einer Alternative dafuer zu suchen...

Ansonsten bestelle ich schonmal interessehalber eine Turbo 1050 und einen Turbofreezer XL III (ohne Ramerweiterung). Waere schoen, wenn es die Sachen auf der JHV zu erwerben gaebe. Man kann ja Vorbestellungen anleiern (eigentlich ein Job fuer den Mensch vom Hardware-Ressort - aber ob der das hinbekommt?)...

Gruss, Andreas M.

Ist ja nun schade dass für meinen defekten Turbo-Freezer (1.Generation) keine ROM und GAL Dateien dabei sind. Mir ist nämlich ein Eprom abgeschmiert, und ein GAL (wird super heiss) ist sicher auch hinüber.

Aber wenn das mit dem TF III funktioniert, dann werde ich ganz sicher auch einen kaufen. Das Teil ist nämlich also sowas von SUPER, dass man\'s garnicht beschreiben kann.

Dank Mitarbeit von Steffen Hoffmann ist nun die Anleitung für Turbo 1050 als PDF downloadbar:

http://www.strotmann.de/twiki/bin/view/ ... ftyTurboAn

Die Turbo Freezer Anleitung steht ebenfalls zum Download bereit:

http://www.strotmann.de/twiki/bin/view/ ... rboFreezer

Gruß
Wolfgang

Ein Turbo Freezer ging gestern bei ebay für sage und schreibe 112,- EUR weg. Ich glaube, ich habe seinerzeit 150,- DM dafür bezahlt.
Also, der Bedarf ist ganz sicher da (insgesamt 14 Bieter)

http://cgi.ebay.de/ws/eBayISAPI.dll?Vie ... %3AIT&rd=1

Ich habe auch mitgeboten aber 112Euro ist doch etwas hart.
Zu einem vernünftigen Preis bin ich aber sicher dabei

Ach ja, noch was.
In der Ebay Beschreibung stand, dass der Freezer eine Speichererweiterung beinhaltet, das war mir neu.
Scheinbar werden dafür aber „alte“ Ramspeicher benötigt.
Ich bin mir relativ sicher das diese schwer zu bekommen sind, daher meine Frage an die Spezies, ist geplant diese Funktionalität beizubehalten und falls ja, ist es möglich gängigere Rambausteine zu verwenden? (1a wäre natürlich wenn der Speicher von 256k auf 512k (oder mehr?) aufgerüstet werden könnte).

Der Turbo Freezer XL der 1. Generation und der Turbo Freezer XL 2 hatten diese 256k Erweiterung. Allerdings ist die Ansteuerung etwas exotisch. Eine kurze Beschreibung kannst du hier lesen.

Der Turbo-Freezer XL mit 256 kByte XRAM wird am Parallel-Bus Interface des XL gesteckt und benutzt eine etwas eigenartige Steuerung. Ausser den PB 2 3 5 6 wird auch PB 4 für den XRAM-Zugriff benutzt. D.h. es wird auch auf den XRAM zugegriffen wenn PB 4 auf H ist (geprüft u.a. mit XRAM 0.17 von Satantronic).
Diese Steuerung ist nur durch das eigene Betriebssystem des Turbo-Freezer XL möglich.

Wie das Geht kannst du im Handbuch des Turbo-Freezer XL auf Seite 14 lesen.

Page-Sequenz:

E3 E7 EB EF 93 97 9B 9F A3 A7 AB AF B3 B7 BB BF

Hm, klingt \"unbrauchbar\".
Gibt es eine Chance die \"neue\" Version so zu modifizieren das es sich wie die gängigen Erweiterungen verhält oder ist das zu aufwendig/unmöglich?

vorredner hat geschrieben:Gibt es eine Chance die "neue" Version so zu modifizieren das es sich wie die gängigen Erweiterungen verhält oder ist das zu aufwendig/unmöglich?

Wenn Du die GALs des Ier/IIer Freezers anders programmierst, könntest Du auch eine "normale" Ramdisk-Belegung erreichen.

Wäre übrigens garnicht allzu schwierig: mit JED2EQN habe ich die Logik aus den 3 GALs extrahiert ("F1" ist ein GAL 16V8, "G1" und "M1" sind als PAL 16L8 konfiguriert). Mit ein klein wenig Nachbearbeitung müsste das schon zu schaffen sein.

Für die "neue" Freezer-Version plane ich allerdings keine RAM-Erweiterung. Erstens braucht die wahrscheinlich sowieso kaum einer mehr (wer eine haben will, hat eh schon lange eine , zweitens wird dann die Platine viel zu gross und steht hinten über das Gehäuse drüber, und drittens würde das dann nicht mehr in einen kleinen CPLD passen und die ganze Sache würde um einiges aufwändiger und teurer werden.

so long,

Hias

vorredner hat geschrieben:Hm, klingt "unbrauchbar".

Keine Spur, arbeitet durch das eigene Betriebssystem absolut sauber.

vorredner hat geschrieben:Für die "neue" Freezer-Version plane ich allerdings keine RAM-Erweiterung. Erstens braucht die wahrscheinlich sowieso kaum einer mehr (wer eine haben will, hat eh schon lange eine , zweitens wird dann die Platine viel zu gross und steht hinten über das Gehäuse drüber, und drittens würde das dann nicht mehr in einen kleinen CPLD passen und die ganze Sache würde um einiges aufwändiger und teurer werden.

Schade.
Aber das sind durchaus nachvolziehbare Argumente.

Danke
Matthias

vorredner hat geschrieben:

vorredner hat geschrieben:Hm, klingt "unbrauchbar".

Keine Spur, arbeitet durch das eigene Betriebssystem absolut sauber.

Na darum ja auch die Anführungszeichen.
Aber Du als MyIDE User solltest wissen das man nicht unbedingt immer das Freezer OS verwenden möchte

Matthias