Hallo,

Normalerweise braucht man den seperaten Antic-Zugriff nicht weil es von fast keinem Programm genutzt wird (Schade !). Aber aus Kompatibilität zum 130XE und der CS-Erweiterung ist es wünschenswert.
Zum leichteren Verständniß (Quelle Bernhard Pahl):

Der Antic greift regelmäßig auf den Speicher zu, um die Displaylist abzuarbeiten und den Bildschirminhalt auszulesen. Beim 130XE und der CS-Erweiterung ist ein getrennter Zugriff möglich, d.h. die CPU könnte auf den Zusatzspeicher der ausgewählten RAM-Bank zugreifen, während gleichzeitig der ANTIC seine Grafikdaten aus dem Hauptspeicher holt.
Normalerweise kann bei Einblendung einer Speicherbank auf den jetzt darunterliegenden, ausgeblendeten Hauptspeicher (der ja an der gleichen Adresse liegt) nicht mehr zugegriffen werden. Bei der 130XE/CS-Erw. kann man also bei einer Speicherbankeinblendung weiterhin auf den darunterliegenden Hauptspeicherbereich zugreifen. Man hat zu jedem Zeitpunkt also mehr Speicher im Zugriff (in der Größe einer eingeblendeten RAM-Bank).

Gruß,
Steffen

Hallo PacMan, Leute

PacMan hat geschrieben:Normalerweise braucht man den seperaten Antic-Zugriff nicht weil es von fast keinem Programm genutzt wird (Schade !). Aber aus Kompatibilität zum 130XE und der CS-Erweiterung ist es wünschenswert.

Und der separate ANTIC Zugriff wird meistens nicht benutzt, weil es so wenig Speichererweiterungen gibt, die den separaten ANTIC Zugriff möglich machen. Und so ist der Kreis rund. Deswegen ist an meiner Erweiterung den separaten ANTIC Zugriff immer noch möglich.

Für die 1MB benutze ich Pins 0, 1, 2, 3, 6 und 7. Die Pins 0, 1, (beim XEGS 6) und 7 werden eingefroren in dem Moment wo entweder Pin 4 oder Pin 5 oder beide Null werden. Man hat also, wenn nicht gerade die Speichererweiterung angesprochen wird, vollige softwaremäßige Kontrolle über BASIC, OS ROM, (beim XEGS Missile Command) und Selftest. Da soll noch mal einer Sagen, die Eierlegende Wollmilchsau gibt es nicht.

Tschüß

Mathy

PS Wegen den Phi2 Problemen (schwache CPU's) ist die Erweiterung noch nicht ganz fertig (läuft aber seit Jahren auf meiner XEGS). Wenn sich jemand den Schaltplan mal ansehen will und mir Tipps geben kann, wie ich meine Erweiterung am sichersten am Laufen krieg, ohne die ober erwähnten Features zu verlieren (sonst hätte ich ja auch eine schon existierende Erweiterung nehmen können), würde mich das sehr freuen. In letzter Zeit komme ich mal wieder zu garnichts.

Nun,
es gibt gerade mal zwei Programme, die den separaten Antic-Zugriff *unbedingt* benötigen: 1) Video-blitz, eine Demo von Helvetica Bold und 2) the [Sparta-DOS] Wedge von Ed Bachmann. Von der Demo gibt es auch eine neuere Version von TeBe, die ohne den sep. Antic auskommt. Das Programm The Wedge ist eine Art File-Manager und davon gibt es ja (auch für sparta DOS) schon eine ganze Menge, die ohne sep. Antic Zugriff auskommen...

Ehrlich gesagt, da die meisten Ramerweiterungen den sep. Antic zugriff nicht unterstützen, würde ich in Programmen (egal ob Demos, Spiele oder Anwendungen) auch von derartiger Verwendung absehen... Gruss, Andreas Magenheimer.

Hallo Charlie, Leute

Die meisten größeren Demo's testen entweder selber welche Bits benutzt werden oder lassen den User eingeben welche Bits benutzt werden. Da ist es doch auch wohl möglich, auf den Separaten ANTIC Zugriff zu testen, oder?

Tschüß

Mathy

Mathy hat geschrieben:Da ist es doch auch wohl möglich, auf den Separaten ANTIC Zugriff zu testen, oder?

Das ist nicht ganz so einfach wie der Test ob überhaupt eine Speichererweiterung vorhanden ist: man muss ja testen, ob der Antic auf den Hauptspeicher oder auf die Ramdisk zugreift. Mit einem kleinen Trick geht das aber auch:

Man legt 2 verschiedene Bildschirme an, einen ohne Inhalt (also zB alles schwarz) im Hauptspeicher und einen zweiten mit Inhalt in der Ramdisk (am besten gleich in allen möglichen Ramdisk Bänken).

Nun aktiviert man den ANTIC-Zugriff (aber nicht den CPU-Zugriff!) auf die Ramdisk und zeigt einen Player an.

Über das Kollisionsregister kann man nun testen, ob der Bildschirm leer ist (also der Antic auf den Hauptspeicher zugreift) oder ob er Daten enthält (also der Antic auf die Ramdisk zugreift). Voila :-)

@Bernd:
Ich habe mir ein wenig Deine Logik angesehen, hier mal ein paar Bemerkungen dazu:
- Die Basic Logik BE = (PB1 & PB4) + (BE & /PB4) ist nicht ganz optimal. Wenn PB1 und PB4 gleichzeitig geändert werden, kann das Signal kippen (das ist der Fall, wenn sich PB1 ein paar ns bevor PB4 auf low geht ändert). Lösung: Ein Register verwenden und zB mit der steigenden Flanke von PHI2 clocken (oder etwas vorher).
Bei meiner Ramdisk habe ich das Basic Problem so gelöst, dass ich einfach 2 Modi habe: im 256k Modus werden PB1 und PB7 wie gewohnt nur für den Atari verwendet, im 1MB Modus sind Basic und Selbsttest deaktiviert sobald die Ramdisk angesprochen wird.

- Mit SRAMs würde ich mich nicht in die CAS-Logik reinhängen, sondern das ganze bereits "vorher" lösen, zB über den /EXTSEL Input am PBI. Sobald auf $4000-$7FFF zugegriffen wird, einfach /EXTSEL auf Low ziehen und das /CE des entsprechenden SRAMs setzen. /EXTSEL wird kurz nach der steigenden Flanke von PHI2 gelatcht, genauso lange wie der /CAS Zyklus der DRAMs ist (und genauso lange wie LR/W am PBI).

- /OE der SRAMs kannst Du direkt ans invertierte R/W anschliessen, für /WE solltest Du R/W zB mit PHI0 verknüpfen (PHI2 direkt am CPU-Ausgang könnte auch klappen, mit dem PHI2 nach dem LS08 gibt's aber oft Timing-Probleme (die SRAMs sind schnell und die Daten und Adressleitungen sind oft schon ungültig wenn PHI2 auf LOW geht - da ist es besser den Schreibzyklus deutlich zu verkürzen).

so long,

Hias

Hallo Hias und alle zusammen,

endlich finde ich wieder Zeit fürs Hobby. Danke für deine Tipps zur Hardware.

> Die Basic Logik BE = (PB1 & PB4) + (BE & /PB4) ist nicht ganz optimal.
Da stimme ich dir zu. Ich habe beide Bits parallel mehrfach gesetzt und wieder gelöscht ohne dass sich das aktive Basic abschaltete. So wie es aussieht schaltet das GAL schneller als ein Zyklus des Systemtaktes. Das Risiko gehe ich mal ein.

>Mit SRAMs würde ich mich nicht in die CAS-Logik reinhängen.
Die CAS-Logik und das /EXTSEL werden über ein Und-Gatter zusammengeführt. Wenn ich mich über /EXTSEL einklinke benötige ich einen Open Kollektor Ausgang, falls eine Hardware über den Erweiterungsbus angeschlossen wird. Dies war der Grund mich bei dem CAS Signal einzuloggen.

> /OE der SRAMs kannst Du direkt ans invertierte R/W anschließen, für /WE solltest Du R/W z.B. mit PHI0 verknüpfen (PHI2 direkt am CPU-Ausgang >könnte auch klappen, mit dem PHI2 nach dem LS08 gibt's aber >oft Timing-Probleme (die SRAMs sind schnell und die Daten und Adressleitungen sind oft schon ungültig wenn PHI2 auf LOW geht - da ist es besser den Schreibzyklus deutlich zu verkürzen).

Natürlich gibt es diese Möglichkeit das /OE der SRAMs direkt ans invertierte R/W anzukoppeln. Dafür brauche ich aber einen zusätzlichen Ausgang am GAL was den Schaltungsaufwand wieder erhöht. Bei früheren Bauelementen musste man so vorgehen. Im IC Handbuch des Herstellers findet man heute beide Schaltungsvorschläge. Daher ziehe ich die einfachere Lösung vor.
Was den Systemtakt PHI betrifft ist nur PHI2 für den korrekten Ablauf zulässig. PHI0 ist der Takteingang und läuft vom Timing vor PHI2. Ich benutze dazu ein Ablaufdiagramm einer 6502 - siehe hier:
http://www.ionpool.net/arcade/gottlieb/ ... asheet.pdf
Ich habe Testweise PHI0 und das negierte Signal PHI1 angeklemmt ohne dass es zu Problemen kam. Bislang gab es noch nicht einen einzigen Systemabsturz was ich vom Windows Rechner nicht sagen kann. Der Atari ist halt das stabilere System.

Mein Versuch das HALT Signal in die Speichererweiterung mit einzubauen schlägt leider immer fehl. Trotz der korrekten Logik erscheint beim Speichertest immer ein "Error". Da bin ich auf eine Idee gekommen. Wenn der Antic auf den Speicher zugreifen will so wird die CPU mittels Halt Signal UND Ready Low gestoppt. Bei Ready low wird die aktuelle Speicheradresse eingefroren. Wenn ich dieses Signal benutze klappt auch die Speichererweiterung. Jetzt fehlt mir nur noch ein Programm zum testen.

Es gibt eine neue Speichererweiterung von mir. Ich habe einen 600XL von 16k auf 128k hochgerüstet. Um das ganze noch mit einem Sahnehäubchen zu gestalten möchte ich diese zum 130XE kompatibel machen. Erst wenn hier alles klappt wird bei den anderen Erweiterungen nachgerüstet.

Bernd

Hallo Bernd!

Bernd hat geschrieben:> Die Basic Logik BE = (PB1 & PB4) + (BE & /PB4) ist nicht ganz optimal.
Da stimme ich dir zu. Ich habe beide Bits parallel mehrfach gesetzt und wieder gelöscht ohne dass sich das aktive Basic abschaltete. So wie es aussieht schaltet das GAL schneller als ein Zyklus des Systemtaktes. Das Risiko gehe ich mal ein.

Das würde ich nicht machen. Jetzt mag das ganze (zufälliger weise) funktionieren, aber wenn sich durch Temperatur/Alterung/... irgendetwas im Timing verändert, geht das schief. Habe ich leider schon oft genug selber erlebt.

Bernd hat geschrieben:>Mit SRAMs würde ich mich nicht in die CAS-Logik reinhängen.
Die CAS-Logik und das /EXTSEL werden über ein Und-Gatter zusammengeführt. Wenn ich mich über /EXTSEL einklinke benötige ich einen Open Kollektor Ausgang, falls eine Hardware über den Erweiterungsbus angeschlossen wird. Dies war der Grund mich bei dem CAS Signal einzuloggen.

Auch das ist nur auf den ersten Blick richtig. Wenn Du EXTSEL verwendest, wird die Logik gelatcht. Das CAS Signal geht über den normalen PHI2 Zyklus hinaus und somit kann es passieren, dass die RAMs im Atari beim Ramdisk-Zugriff noch einen kurzen CAS-Impuls bekommen. Du müsstest also das CAS Signal der Atari-RAMs auch noch verkürzen, was aber wiederum zu Problemen führen könnte wenn die Atari-RAMs nicht schnell genug sind.
Das mit dem Open-Collector output ist übrigens kein Problem, das können die GALs von Haus aus. Die Syntax dazu sieht etwa so aus:
EXTSEL = GND
EXTSEL.OE = ...Logik...

Bernd hat geschrieben:Was den Systemtakt PHI betrifft ist nur PHI2 für den korrekten Ablauf zulässig. PHI0 ist der Takteingang und läuft vom Timing vor PHI2. Ich benutze dazu ein Ablaufdiagramm einer 6502 - siehe hier:
http://www.ionpool.net/arcade/gottlieb/ ... asheet.pdf
Ich habe Testweise PHI0 und das negierte Signal PHI1 angeklemmt ohne dass es zu Problemen kam.

In der Theorie: ja. In der Praxis hat Atari aber leider eine Menge Müll-Chips verbaut. Wenn beim Schreibzugriff PHI2 noch high ist während die Adress und Datenleitungen von der CPU schon ungültig werden landen falsche Daten an einer falschen Adresse im RAM. Gerade bei schnellen RAMs ist das problematisch. Genau das Problem hatte ich beim Freezer.
Auch wenn die Verwendung von PHI0 nicht ganz sauber ist, so funktioniert es doch problemlos. A und D sind schon lange gültig wenn PHI0 auf high geht, und das frühere Ende von PHI0 beseitigt (recht einfach) die Probleme beim Schreibzugriff. Beim Lese-Zugriff sollte der Zyklus aber nicht verkürzt werden! Die Atari-CPU ist zwar so langsam, dass sie das garnicht mitbekommt wenn keine Daten mehr anliegen, aber sauber ist das eben nicht.

Bernd hat geschrieben:Mein Versuch das HALT Signal in die Speichererweiterung mit einzubauen schlägt leider immer fehl.

Vergiss nicht: das HALT Signal bezieht sich auf den kommenden Takt-Zyklus. Ohne Register oder FF kommst Du nicht aus.

Mir ist da gerade in Deiner Logik noch etwas aufgefallen: Du hast in der CE-Logik jeweils die Logik des anderen ICs mit drin:
/CE1 = ... & CE2
/CE2 = ... & CE1
Das erscheint mir unnötig und könnte evtl. zu Problemen führen (genau durchgedacht habe ich mir das jetzt aber nicht). Wirf den Teil einfach mal raus.

so long,

Hias

Hallo Hias und alle zusammen,

um mir das Testen zu erleichtern habe ich den 16k Speicher eines 600XL entfernt und mit 128k SRam bestückt. Als Ziel soll ein vollwertiger 130XE herauskommen. Der Speicher läuft soweit ohne Probleme. Was die 130XE Logik des Antic Speicherzugriffes betrifft bin ich auf folgendes Resultat gekommen: Wenn das Halt Signal ansteht wird dieses nicht direkt im Zyklus an die zusatzliche MMMU weitergegeben - Danke an Matthy für die Logik des MMMUs auf seiner Internetseite- sondern im Schieberegister des 74LS95B verarbeitet. Der PHI2 Takt bestimmt die Übernahme am Ausgang. Erst wenn es zur abfallenden Flanke kommt wird das Halt-Signal am Ausgang übernommen. Es steht dann beim nächsten Zyklus zur Verfügung. Die Logik der MMMU verarbeitet diesen danach weiter. Mein erster Versuch der Logik im GAL sah wie folgt aus:
PHI2_negiert = /PHI2
Das PHI2_negiert Signal wird auf Pin 1 = CLK des Gals gelegt - Betriebsart Registered Mode - und bildet das Übernahmesignal
Halt_latch := Halt
Diese Logik sollte dem des 74LS95B entsprechen. Scheinbar ist der GAL so schnell dass es immer wieder zu fehlerhaften Speicherzugriffen kommt. Nach einigen Versuchen kam ich zu folgenden Ergebnis:
PHI2 wird direkt auf Pin1 CLK gesetzt.
ZW (zwichenspeicherung) := Halt
Halt_latch := ZW
Ich triggere jetzt auf die positive Flanke von PHI2 und Speicher das Halt Signal einmal zwischen. Beim wichtigen zweiten Takt wird das Signal dann übernommen und kann jetzt weiterverarbeitet werden. Seither bekomme ich keine Speicherfehler mehr angezeigt.
Von den Antic Testprogrammen bin ich enttäuscht. Ich bekomme diese auch auf 64k mit der gleichen Bildaugabe zum laufen. Da werde ich mir wohl selbst was schreiben müssen.

Bernd

Hallo Bernd, Leute

Bernd hat geschrieben:Wenn das Halt Signal ansteht wird dieses nicht direkt im Zyklus an die zusatzliche MMMU weitergegeben - Danke an Matthy für die Logik des MMMUs auf seiner Internetseite- sondern im Schieberegister des 74LS95B verarbeitet.

De Logik stammt nicht von mir sondern von Christopher Lang. Aber die Idee das es sich bei diesem U35 nicht wie im Schaltplan um ein 14LS958 (den es garnicht gibt) sondern um einen 74LS95B handelt ist von mir. Chris und Guus haben dann getestet ob meine Idee stimmen könnte, und es hat funktioniert.

Tschüß

Mathy

Bernd hat geschrieben:Nach einigen Versuchen kam ich zu folgenden Ergebnis:
PHI2 wird direkt auf Pin1 CLK gesetzt.
ZW (zwichenspeicherung) := Halt
Halt_latch := ZW
Ich triggere jetzt auf die positive Flanke von PHI2 und Speicher das Halt Signal einmal zwischen.

Das ist so nicht ganz korrekt. Schaue Dir am besten mal die Logic-Analyzer Screenshots von Christopher Lang an http://www.little-blue-desktop.com/

Bernd hat geschrieben:Von den Antic Testprogrammen bin ich enttäuscht. Ich bekomme diese auch auf 64k mit der gleichen Bildaugabe zum laufen. Da werde ich mir wohl selbst was schreiben müssen.

Was meinst Du damit genau, welches Test-Programm hast Du genommen?
Ich habe zum Testen oft das "PAGEFIND.BAS" von der XE-Assembler Disk verwendet. Wenn der separate Antic-Zugriff klappt, hat man ein "stehendes Bild" (besonders bei "find page sequence"), ansonsten sieht man die Test-Patterns am Schirm durchflitzen.

so long,

Hias

Mathy hat geschrieben:Hallo Bernd, Leute

Bernd hat geschrieben:Wenn das Halt Signal ansteht wird dieses nicht direkt im Zyklus an die zusatzliche MMMU weitergegeben - Danke an Matthy für die Logik des MMMUs auf seiner Internetseite- sondern im Schieberegister des 74LS95B verarbeitet.

De Logik stammt nicht von mir sondern von Christopher Lang. Aber die Idee das es sich bei diesem U35 nicht wie im Schaltplan um ein 14LS958 (den es garnicht gibt) sondern um einen 74LS95B handelt ist von mir. Chris und Guus haben dann getestet ob meine Idee stimmen könnte, und es hat funktioniert.

Tschüß

Mathy

Trotzdem ein Lob auf dich, Mathy. Ich kenne keine andere Internetseite auf der man die Daten der MMMU finden kann.
Das Problem der Bauteilerkennung hatte auch ich. Zum Glück gab es auch diese Info bei dir.

Bernd

Hallo Bernd, Leute

Bernd hat geschrieben:Trotzdem ein Lob auf dich, Mathy. Ich kenne keine andere Internetseite auf der man die Daten der MMMU finden kann.
Das Problem der Bauteilerkennung hatte auch ich. Zum Glück gab es auch diese Info bei dir.

Danke.

Das mit der Erkennung hat schon eine Weile gedauert. Eigentlich vom erste Moment als ich die Nummer sah vor vielen vielen Jahren, bis zum Moment wo ich gedacht habe, es könnte sein dass da mal 74LS95B stand, ich die Existens dieses Chips im Internet kontroliert hatte, und der Christopher und der Guus dann nachgewiesen haben, dass es sich indertat um diesen Chip handelt. Immer wieder hab' ich mich darüber geärgert, dass U35 seine Identität nicht preis geben wollte. Bis der Eureka-Moment endlich da war.

Tschüß

Mathy

HiassofT hat geschrieben:

Bernd hat geschrieben:Nach einigen Versuchen kam ich zu folgenden Ergebnis:
PHI2 wird direkt auf Pin1 CLK gesetzt.
ZW (zwichenspeicherung) := Halt
Halt_latch := ZW
Ich triggere jetzt auf die positive Flanke von PHI2 und Speicher das Halt Signal einmal zwischen.

Das ist so nicht ganz korrekt. Schaue Dir am besten mal die Logic-Analyzer Screenshots von Christopher Lang an http://www.little-blue-desktop.com/
.

Also sieht es so aus dass beim Antic Zugriff das Halt Signal auf low geht bevor PHI2 ansteht. Erst bei PHI2 - high dürfte das Signal seine Gültigkeit bekommen. Das ganze läuft ja nur über einen einzigen Taktzyklus. Irgendetwas ist da noch bei mir faul. Mal sehen ob ich es finde.

HiassofT hat geschrieben:

Bernd hat geschrieben:"]Von den Antic Testprogrammen bin ich enttäuscht. Ich bekomme diese auch auf 64k mit der gleichen Bildaugabe zum laufen. Da werde ich mir wohl selbst was schreiben müssen.

Was meinst Du damit genau, welches Test-Programm hast Du genommen?
Ich habe zum Testen oft das "PAGEFIND.BAS" von der XE-Assembler Disk verwendet. Wenn der separate Antic-Zugriff klappt, hat man ein "stehendes Bild" (besonders bei "find page sequence"), ansonsten sieht man die Test-Patterns am Schirm durchflitzen.

so long,

Hias

Als Testprogramm benutze ich dieses:



Egal ob 64k oder 128k XL /XE. Die Bilder sind immer gleich.
Kannst du mir dein Programm zur Verfügung stellen?

Bernd

Hallo Bernd!

Ich habe das Testprogramm hochgeladen http://www.horus.com/~hias/tmp/ramdisktest.zip
Einfach das ATR ohne Option booten und dann PAGEFIND.BAS starten. Dieses Testprogramm funktioniert übrigens nur mit MyDos, da es über einen XIO Befehl 6502 Code nachlädt.
Video Blitz habe ich auch getestet: mit Antic Zugriff scrollen die Disketten schön durch. Ohne Antic Zugriff bleibt der Hintergrund schwarz und es ist nur das Atari-Logo zu sehen. Ganz ohne Ramdisk wackeln die Disketten nur etwas hin und her.

so long,

Hias

Hallo Hias,
Danke für dein Testprogramm und den Tipp mit den Logikbildern. Auf der JHV gibt es ein von mir.
Die 128k Speichererweiterung läuft jetzt störungsfrei und hat aus einem 600XL einen 130XE gemacht.

Das GAL Programm ist im Vergleich zu meinen anderen Speichererweiterungen doch ganz schön komplex geworden. Der Speicher muss ja immer zur Verfügung stehen. Es gab da einige Fehler in den Adressverknüpfungen. Meine Halt Logik habe ich richtig aus dem Schaltplan übernommen.
Siehe nochmals hier:

PHI2_negiert = /PHI2;
Das PHI2_negiert Signal wird auf Pin 1 = CLK des Gals gelegt - Betriebsart Registered Mode - und bildet das Übernahmesignal
Halt_latch := Halt;

Als nächstes Teste ich die 128k in einem 800XL, 800XE und zum Schluss im 130XE. Da kann dann so einiges an Bauteilen entfallen. Leider sind nicht alle Ataris gesockelt. Somit steht mir noch so einiges an Lötarbeiten bevor.

@Hardwaredoc - Kannst du mir dabei Helfen? Gegen deine Lötarbeiten bin ich doch ein Anfänger. Natürlich bekommst du die Sockel dazu. Als Gegenleistung gibt es ein Modul deiner Wahl.

Pfirtie,
Bernd

Hallo Bernd!

Gratuliere zum Erfolg! Die Einladung zu einem Bier auf der JHV nehme ich natürlich gerne an :-)

so long,

Hias

Hallo Bernd,

Was gib't denn zu Löten?
Beim JHV gibt es vielleicht die möglichkeit ums zu machen.

mfg,
Guus

Hallo zusammen,

mit dem Löten meinte ich etwas anderes. Ich hätte gerne einen 800XE und 130XE zwecks weiteren Tests komplett gesockelt. Beim letzten Versuch hatte es einen Atari XE nicht überlebt. Die Leiterbahnen lösten sich bei Wärme vom Board.
Rechner und Sockel stelle ich natürlich zur Verfügung.
Die Frage ging an Hardwaredoc weil er halt in der Nähe wohnt und erste Sahne Lötarbeiten abliefert. Als Beweis hier ein Multilayer IC Sandwich Modul. Unter den sichtbaren ICs liegen noch weitere. Es ist mit Abstand der aufwendigste Nachbau den ich kenne. Um welches Modul es sich handelt bleibt aber unser Geheimnis. Es ist KEIN Atari Modul auch wenn es so aussieht.




Bernd

Hallo Bernd und Anderen,

Seht prima aus. Dieses Modul hat auch Bankswitching......

Also, ich finde es prima. Wer es auch macht.
Aber mein Angebot bleibt stehen.
Ich bin gerne bereit um es während den JHV zu machen.
Dann brauch ich es nür zu wissen, damit ich Lötkolben u.s.w mitbringen kann.
Auch ich hab wohl einiges an erfahrung.....

mfg,
Guus

Hallo Bernd,

Hut ab ! Eine starke Leistung mit der Speichererweiterung

@Hardwaredoc - Kannst du mir dabei Helfen? Gegen deine Lötarbeiten bin ich doch ein Anfänger.

Vielen Dank für die Blumen, aber löten kannst du auch, sonst wäre ja nichts von fertig.
Natürlich helfe ich dir gerne, her mit dem Zeug.

Die Frage ging an Hardwaredoc weil er halt in der Nähe wohnt und erste Sahne Lötarbeiten abliefert. Als Beweis hier ein Multilayer IC Sandwich Modul. Unter den sichtbaren ICs liegen noch weitere. Es ist mit Abstand der aufwendigste Nachbau den ich kenne ...

also Bernd, so viele Blumen auf einmal ? vielen Dank.
Wie gesagt, lass es mir zukommen, dann sehen wir weiter.

Bis dann ...

HardwareDoc