Gedacht, getan......
PHI2 wird über den Signalauffrischer mit PHI0 als Quelle gekoppelt. Die Impulslänge habe ich neu ermittelt und aufs maximale angepaßt. Der 130XE läuft und jetzt kommt das Ergebnis :
gelb=PHI2 CPU
violett=neues PHI2 Signal erstellt aus PHI0!



Werden die 285us ausreichen?
Um sicher zu gehen das der Rechner stabil läuft sollte er längere Zeit getestet werden. Da ich vom Job her die nächsten Tage keine Zeit dazu habe wird es noch was dauern.

Noch etwas wichtiges. Bei dieser steilen Signalflanke und der fast 5V Amplitudenhöhe sollte sich der CF-Adapter "WOHL" fühlen. Über das MyIDE Interface mit CF Adapter kann ich es ausprobieren.
Der macht bei mir mit CF´s nur zicken.

Bernd

Falls es einen interessiert - die Schaltung kostest so um 1€!:oops:
Und es kann noch ein 2ter Impuls z.B. PHI2 erstellt werden.

Bernd

Letzter Stand: Der Dauerstest wurde nach 24h abgebrochen. Der Rechner verhält sich so wie es Bernhard am Anfang dieses Artikels beschrieben hatte:
Bemerkbar macht sich das meist durch das sogenannte Flickern. Einzelne Zeichen auf dem Bildschirm fangen an "sich mit anderen Zeichen abzuwechseln". Weiter geht's mit völlig falschen Buchstaben, und zuletzt hängt sich der Atari auf.

Durch das warme Klima bei mir im Arbeitszimmer (29Grad) hat sich der Impuls etwas verlängert. Bei 300ns ist das Ende. Stabil läuft der Rechner zwischen 200 und 250ns.

Bernd

Hm, verstehe ich jetzt nicht so ganz, je länger er läuft und je wärmer der Rechner ist verlängern sich die Signale? Oder wie war das mit den 24h gemeint?
Ich lasse meine Rechner teilweise wochenlang laufen und nix verändert sich!
Der Trick mit PHI0 und PHI2 Verknüpfen beim schreiben klappt winderbar! Hatte mit meinem ZSRAM-Romsimulator (pssss...!) auch zuerst Probleme, die mit Hilfe von Hias dann gelöst werden konnten!

Gruß,
Wolfram.

Hi Bernd,

ich habe deine Oszi-Bilder mal auf 5ns = 1 Pixel genau analysiert. Was als erstes auffällt, ist die unterschiedliche Qualität von Phi2: Auf deinem ersten Bild ist die fallende Flanke (der Bereich von 2,4V-0,4V) ganze 30ns (!!) lang, auf deinem letzten Bild dagegen nur 10 ns. Hast du denn immer den gleichen Rechner benutzt? Wenn ja, scheint Phi2 extrem unstabil zu sein - je nachdem was man an Phi2 anschließt. Unschön sind auch die Schwingungen an der fallenden Flanke von BPhi2 (=Phi2 an der PIA). Verschwinden die, wenn man BPhi2 durch ein NAND leitet? (Ist ja für ein CF ohnehin erforderlich).

Dein neues Signal sieht auf den ersten Blick gut aus. ABER: Der High-Bereich ist leider nur 265ns breit, denn bei TTL (und laut Sandisk-Datenblatt) zählt nur der Spannungsbereich 2,4V-5,0V als High (und alles unter 0,4V gilt als Low) Die Flanken sind mit je 15ns ganz OK. Die fallende Flanke liegt 5ns vor der fallenden Flanke von Phi2. Das ist für den Schreibzugriff ein klein wenig besser als der Direktanschluss an Phi2, aber schlechter als dein erstes Signal (das lag sogar -35ns vor Phi2).

Zum Vergleich habe ich die Zeiten für Phi0 und BPhi2 aus deinen Diagrammen ermittelt:
Phi0: Low = 260ns, High = 275ns, +-Flanken (0,4-2,4V) = 15ns+ und 15ns-
BPhi2: Low = 265ns, High = 275ns, +-Flanken (0,4-2,4V) = 15ns+ und 10ns-
Die fallende Flanke von Phi0 liegt um 30ns vor der fallenden Flanke von BPhi2 und 20ns vor der fallenden Flanke von Phi2. Ich habe zum Vergleich die Stelle genommen, ab der die Spannung unter 0,4V = Low sinkt.

Alternative einfache Lösung mit 275ns High-Dauer (sollte eigentlich reichen):

Code: Alles auswählen

 I/O    Taktsignal         High-Dauer  Delta zu Phi2   Delta inkl. 1 Gatter (LS00)
/Write1 Phi0                275ns      -20ns           -10ns
/Write2 Phi0 AND Phi2       255ns      -20ns           -10ns
/Read   BPhi2               275ns      +10ns           +20ns


Damit ergeben sich die Gleichungen /Write1 = NOT( NOT(R/W) AND Phi0) bzw. /Write2 = NOT( NOT(R/W) AND Phi0 AND Phi2), /Read = NOT( R/W AND BPhi2) für die Read/Write-Eingänge des CF. /Write1 könnte Probleme geben, wenn die Adressleitungen bei der steigenden Flanke nicht mind. 50ns gültig sind. Ich schlage vor, wir veruschen zunächst /Write2 und /Read fürs CF.

Bernd hat geschrieben:Letzter Stand: Der Dauerstest wurde nach 24h abgebrochen. Der Rechner verhält sich so wie es Bernhard am Anfang dieses Artikels beschrieben hatte

Das habe ich schon befürchtet, als ich mir Deine Schaltung angesehen hatte. Problem dabei sind die Bauteiletoleranzen und Temperaturkoeffizenten. Mit einem 1% Metallfilm-Widerstand und einem 1% Kondensator kommt man schon recht gut hin, dann bleiben aber immer noch die Toleranzen des HCT123.

Ein weiteres Problem ist auch, daß Du mit der steigenden Flanke von PHI2 triggerst. Um das Timing-Problem in den Griff zu bekommen, brauchen wir ein Signal, daß vor der steigenden Flanke auf High geht, und vor der fallende Flanke auf Low (und dabei möglichst noch >290ns auf High ist).

Ein Lösung wäre, 2 Monoflops hintereinander zu schalten: Das erste Monoflop wird von der fallenden Flanke von PHI2 (oder PHI0) getriggert und generiert einen Puls von ca. 200nS Länge. Danach kommt das 2. Monoflop, gentriggert durch die fallende Flanke des 1. Monoflops und dieses generiert dann das neue PHI2 Signal. Bleibt aber immer noch das Problem der Toleranzen (schaue Dir mal das Datenblatt genau durch).

Eine komplett andere Lösung wäre die Verwendung eines Takt-Vervielfachers (zB mit Hilfe einer PLL o.ä.). Dann kann man mit einem GAL o.ä. einfach einen Zähler bauen und zB von Takt 1 bis 3 das Signal auf high legen. Möglicherweise kommt man auch schon ohne PLL dahin wenn man das Signal direkt aus dem Oszillator nimmt (das wird ja durch 2 geteilt). Es gibt auch fertige Takt-Vervielfacher, aber die zZt erhältlichen fangen alle erst bei mindestens 2-4 MHz Eingangstakt an (ist also vermutlich zu knapp).

Wir sollten dazu evtl. noch ein wenig Brainstorming machen.

so long,

Hias

Dietrich hat geschrieben:Alternative einfache Lösung mit 275ns High-Dauer (sollte eigentlich reichen):

Code: Alles auswählen

 I/O    Taktsignal         High-Dauer  Delta zu Phi2   Delta inkl. 1 Gatter (LS00)
/Write1 Phi0                275ns      -20ns           -10ns
/Write2 Phi0 AND Phi2       255ns      -20ns           -10ns
/Read   BPhi2               275ns      +10ns           +20ns


Damit ergeben sich die Gleichungen /Write1 = NOT( NOT(R/W) AND Phi0) bzw. /Write2 = NOT( NOT(R/W) AND Phi0 AND Phi2), /Read = NOT( R/W AND BPhi2) für die Read/Write-Eingänge des CF. /Write1 könnte Probleme geben, wenn die Adressleitungen bei der steigenden Flanke nicht mind. 50ns gültig sind. Ich schlage vor, wir veruschen zunächst /Write2 und /Read fürs CF.

Write1 sollte klar gehen. So mache ich es im Moment auch bei meinem Eigenbau-MyIDE Interface (PHI0 für Write und PHI2 für Read).

Laut ATA Spec müssen die Adress-Leitungen 70nS vor DIOR/DIOW gültig sein (t1). In der 6502 Spec ist die Address-Setup-Time (fallende Flanke von PHI2 bis Ax gültig, tADS) mit max. 140nS bei 2MHz (225nS bei 1MHz) spezifiziert, dürfte bei 1.79MHz also etwa bei 150-160nS sein. Das Delay PHI0-PHI2 (t02-) liegt bei 5-65 ns (fallende Flanke).

Allzuviel Spielraum ist nicht, aber es sollte machbar sein.

so long,

Hias

Hias hat geschrieben:Laut ATA Spec müssen die Adress-Leitungen 70nS vor DIOR/DIOW gültig sein (t1).

Stimmt, für PIO-Mode 0 sind es 70ns. Die Sandisks haben PIO-Mode 1, deshalb habe ich frech 50ns geschrieben

Hias hat geschrieben:In der 6502 Spec ist die Address-Setup-Time (fallende Flanke von PHI2 bis Ax gültig, tADS) mit max. 140nS bei 2MHz (225nS bei 1MHz) spezifiziert, dürfte bei 1.79MHz also etwa bei 150-160nS sein.

Die Adressleitungen müssen aber auch noch durch die MMU und den dahinterliegenden I/O-Decoder U2 (CE gehört auch zum Adress-Setup des CF). Das macht also für den Write-Zugriff (mit Phi0):
140 (Address-Setup der CPU)
>=20? (MMU)
25 (I/O-Decoder)
70 (Address-Setup = t1 des CF)
65 (maximaler Delay Phi0-Phi2)
Macht 320ns, das sind 40ns zuviel (1/2 CPU-Takt = 280ns). Bernd hat einen Delay Phi0-Phi2 von 20ns gemessen, das kommt gerade so hin.

Wirklich sehr sehr knapp, das ganze. Die steigende Flanke des Takts weiter vorzuverlegen (um den High-Bereich von /DIOR und /DIOW zu vergrößern) dürfte daher (für den Write-Zugriff) sehr schwierig werden.

Kann man eigentlich für /DIOR und /DIOW ohne Bedenken einen 74HCT00 nehmen (statt 74LS00)? Phi2 scheint sich ja bei Belastung sofort zu verändern. Vgl. Bernds erstes und letztes Bild von Phi2.

Gruß Dietrich

Hallo zusammen,

heute sind die 74HCT08 gekommen. Sie dienen als Ersatz für den PHI2 74LS08 Treiberbaustein. Oszi Bilder mache ich noch dazu, der erste Test sieht sehr gut aus. Vielleicht kommen wir ohne Signalerneurer aus.

Alles weiter später,
Bernd

Dietrich hat geschrieben:Hi Bernd,

ich habe deine Oszi-Bilder mal auf 5ns = 1 Pixel genau analysiert. Was als erstes auffällt, ist die unterschiedliche Qualität von Phi2: Auf deinem ersten Bild ist die fallende Flanke (der Bereich von 2,4V-0,4V) ganze 30ns (!!) lang, auf deinem letzten Bild dagegen nur 10 ns. Hast du denn immer den gleichen Rechner benutzt? Wenn ja, scheint Phi2 extrem unstabil zu sein - je nachdem was man an Phi2 anschließt. Unschön sind auch die Schwingungen an der fallenden Flanke von BPhi2 (=Phi2 an der PIA).

Hallo Dietrich,
alle Aufnahmen stammen von einem 130XE. Die 3 Bilder zeigen PHI2 IMMER unter Last an. Beim letzten Ausdruck hingegen ist PHI2 unbelastet. PHI2 des Systemes wird über das PHI0 Signal neu erstellt. Die Schwingungen laß mal außen vor. Sie können durch externe Einflüsse (mein PC ist offen) eingeschleußt werden.

Jetzt ein Paar neue Bilder. Gleiches System nur habe ich jetzt den Treiberbausten 74LS08 mit einem 74HCT08 ersetzt.
_____________________________________________________
PHI2 CPU und PHI2 am Ausgang des 74LS08



_____________________________________________________

PHI2 CPU und PHI2 am Ausgang des 74HCT08



_____________________________________________________

Zusätzlich habe ich PHI2 vom HCT-Baustein mit mehreren Endgeräten belastet ohne das sich das Signal ändert.

Bernd

HiassofT hat geschrieben:

Bernd hat geschrieben:Letzter Stand: Der Dauerstest wurde nach 24h abgebrochen. Der Rechner verhält sich so wie es Bernhard am Anfang dieses Artikels beschrieben hatte

Das habe ich schon befürchtet, als ich mir Deine Schaltung angesehen hatte. Problem dabei sind die Bauteiletoleranzen und Temperaturkoeffizenten. Mit einem 1% Metallfilm-Widerstand und einem 1% Kondensator kommt man schon recht gut hin, dann bleiben aber immer noch die Toleranzen des HCT123.

Ein weiteres Problem ist auch, daß Du mit der steigenden Flanke von PHI2 triggerst. Um das Timing-Problem in den Griff zu bekommen, brauchen wir ein Signal, daß vor der steigenden Flanke auf High geht, und vor der fallende Flanke auf Low (und dabei möglichst noch >290ns auf High ist).

Ein Lösung wäre, 2 Monoflops hintereinander zu schalten: Das erste Monoflop wird von der fallenden Flanke von PHI2 (oder PHI0) getriggert und generiert einen Puls von ca. 200nS Länge. Danach kommt das 2. Monoflop, gentriggert durch die fallende Flanke des 1. Monoflops und dieses generiert dann das neue PHI2 Signal. Bleibt aber immer noch das Problem der Toleranzen (schaue Dir mal das Datenblatt genau durch).

Eine komplett andere Lösung wäre die Verwendung eines Takt-Vervielfachers (zB mit Hilfe einer PLL o.ä.). Dann kann man mit einem GAL o.ä. einfach einen Zähler bauen und zB von Takt 1 bis 3 das Signal auf high legen. Möglicherweise kommt man auch schon ohne PLL dahin wenn man das Signal direkt aus dem Oszillator nimmt (das wird ja durch 2 geteilt). Es gibt auch fertige Takt-Vervielfacher, aber die zZt erhältlichen fangen alle erst bei mindestens 2-4 MHz Eingangstakt an (ist also vermutlich zu knapp).

Wir sollten dazu evtl. noch ein wenig Brainstorming machen.

so long,

Hias

Hallo Hias,

ich denke in der Schaltung mit dem längsten Impuls stehe ich genau an der Schwelle zur Instabilität. Meine Bauteiletoleranzen liegen bei 1-5%. Dazu kommt daß das vom Atari erstellte PHI0 Rechteck auch einer Streutoleranz unterliegt.
Betreff Monoflops: Man könnte wirklich alles neu generieren z.B. über ein 74HCT122 oder eine PLL-Schaltung. Soweit wollte ich aber dann doch nicht gehen. Der Aufwand sollte nicht zu groß werden.

Auf das Brainstorming auf der JHV freue ich schon - natürlich wieder mit einem Bierchen.

Bernd

Bernd hat geschrieben:alle Aufnahmen stammen von einem 130XE. Die 3 Bilder zeigen PHI2 IMMER unter Last an. Beim letzten Ausdruck hingegen ist PHI2 unbelastet. PHI2 des Systemes wird über das PHI0 Signal neu erstellt.

Ich meinte mit "erstem" Bild das allererste Bild in diesem Thread (wo an PHI2 das Monoflop dranhing. Da ist ein deutlicher Unterschied zur fallenden Flanke beim (ehemals ) "letzten" Bild.

Bernd hat geschrieben:Jetzt ein Paar neue Bilder.

Beim LS ist diesmal Phi0 285ns High und 250ns Low, beim HCT ist Phi0 300ns (!) High und 240ns Low. Das Delta zu Phi2 ist beim LS -15ns, beim HCT -10ns. Die Flanken sind mit 15ns gleich steil.

Hallo Bernd!

Die Ergebnisse mit dem HCT08 sind ja sehr interessant. Die Frage ist allerdings, ob die Unterschiede, die Du gemessen hast, nicht evtl. durch Serienstreuung der ICs verursacht werden.

HCT sind nicht unbedingt besser als LS, max tPD ist bei LS08 20ns, bei HCT08 27ns. Ausserdem können die HCT08 bei Low Output weniger positiven Strom liefern, dafür bei High mehr.

Eine recht gute Übersicht gibt's auf http://www.ti.com/ mit der parametrischen Suche (oder auch einfach auf "Semiconductors->Logic" auf der Startseite gehen und dann die gewünschte Funktion - AND, OR, ... - auswählen).

Ich wäre dafür, es mal mit einem 74ACT08 zu versuchen. Der kann mehr Strom liefern und schaltet schneller.

Im Moment bin ich mir aber noch nicht 100% sicher, ob das gut geht. Laut Datenblatt soll die "Input transition rise or fall rate" max. 8ns/V sein (beim HCT08 max. 500ns). Kann also sein, daß es bei verschliffenen Flanken am Eingang Probleme gibt.

Ein anderer Punkt ist das AND Gate am Eingang zu PHI0 der CPU. Das wird im 800XL vermutlich zur Verzögerung verwendet. Kann also sein, daß das auch nicht so gut geht.

Könntest Du bitte mal den PHI0 Ausgang direkt am ANTIC messen, am besten im Vergleich zum OSC Eingang des GTIA? Und dann auch noch mal bitte das gleiche für PHI2 Ausgang der CPU, im Vergleich zu OSC, mit dem original LS08 IC.

Bei PHI0 Out würde mich das Tastverhältnis hi/lo interessieren, sowie allgemein die Phasenlage zum original Taktsignal vom Quarz.

so long,

Hias

Hallo Hias,
Hallo Dietrich,

heute habe ich einen Dauertest mit dem MyIDE Interface inklusive 256MB ScanDisk CF Karte durchgeführt. Das Ergebnis mit dem 74LS08 sah wie folgt aus: Nach mehreren Schreibfehler war das Inhaltsverzeichnis zerstört. Es ging gar nichts mehr.
Als nächstes folgte der Tausch 74LS08 gegen 74HCT08. Dann erneut der gleiche Test. Über 8 Stunden Dauerbetrieb ohne einen Fehler.
Mal sehen ob es so weitergeht.

Die Oszi Bilder folgen noch,
Bernd

Hallo Bernd!

Bernd hat geschrieben:heute habe ich einen Dauertest mit dem MyIDE Interface inklusive 256MB ScanDisk CF Karte durchgeführt.

Mit welchem Interface hast Du getestet? Mit der Cartridge oder mit einem internen?

Bei meinem Eigenbau Interface (intern, 1 GAL + 74LS245) hat es mit PHI2 zuerst auch recht gut ausgesehen (ich habe das "scandisk" Programm von der Utility-Disk im Schreibmodus einige Stunden laufen lassen), im Realbetrieb sind dann aber doch einige Fehler aufgetreten. Mit PHI0 für /WE hat's dann geklappt.

Als nächstes folgte der Tausch 74LS08 gegen 74HCT08. Dann erneut der gleiche Test. Über 8 Stunden Dauerbetrieb ohne einen Fehler. :D

Mache bitte noch mal ein paar thermische Stresstests. Kältespray und Föhn/Heissluftlötkolben reichen aus. Teste mal was passiert, wenn Du nur einzelne ICs erhitzt/abkühlst und auch was passiert, wenn der ganze Atari warm/kalt ist.

Wenn der Atari im Bereich von sagen wir mal -20°C bis +45°C einwandfrei läuft, ist das schon ein gutes Zeichen!

so long,

Hias

-20 Grad?

Dann ist der ATARI ja schon im Military-Bereich und kann "StarWars" in Real ansteuern!

Wenn der -20 Grad mitmacht, ohne Mucken, dann programmiere ich ihn als Steuergerät um mit Kennfeldzündung usw...

Gruß,
Wolfram.

mega-hz hat geschrieben:-20 Grad?

Dann ist der ATARI ja schon im Military-Bereich und kann "StarWars" in Real ansteuern! :-)

OK, Du hast recht, -20° ist vielleicht etwas kühl. 0° sollten aber auf jeden Fall noch einwandfrei funktionieren, meine "guten" Ataris liefen auch dann noch, wenn das IC-Gehäuse komplett vereist war (geschätzte Oberflächentemperatur -10° bis -20°). Die Die-Temperatur war dann wohl knapp unter 0° (ebenfalls grob geschätzt).

@Bernd: Zum LS08 ist mir noch etwas eingefallen:

Bei der Freezer-Entwicklung hatte ich auch Probleme in einem Atari. Mit Kältespray bin ich dann drauf gekommen, daß der Freezer funktionierte, wenn der LS08 kalt war. Ich habe dann den LS08 ausgelötet und gegen einen neuen LS08 getauscht. Dann hat es funktioniert.

Bernhard Engl war dann bei mir, und wir haben mit dem Oszi nachgemessen, aber keinen wirklich signifikanten Unterschied feststellen können. Der Unterschied lag wohl im Rahmen der Meß(un)genauigkeit und/oder das Timing war eben so knapp, daß es mit dem alten LS08 gerade nicht, mit dem neuen dann gerade eben funktioniert hat.

Ein paar Monate später hatte ich dann weitere Tests gemacht, der Freezer lief weder mit dem alten LS08 im Atari noch mit irgendeinem neueren stabil. Am Atari hatte ich sonst nicht das geringste verändert...

Eine wirkliche Erklärung, was genau passiert ist, habe ich leider immer noch nicht. Könnte die CPU sein, evtl. auch irgendeiner der anderen Custom Chips und/oder das LSxx Gemüse. Ohne Oszi leider recht schwer zu sagen.

Deshalb bin ich sehr an allen möglichen Messungen und Diagrammen interessiert (hint, hint :-)

so long & danke,

Hias

Nochmal ein kurzer Nachtrag:

Standard operating temperature der 74LSxx ICs und der 6502 CPU ist laut Datenblatt 0° bis 70°C.

so long,

Hias

HiassofT hat geschrieben:Hallo Bernd!

Könntest Du bitte mal den PHI0 Ausgang direkt am ANTIC messen, am besten im Vergleich zum OSC Eingang des GTIA? Und dann auch noch mal bitte das gleiche für PHI2 Ausgang der CPU, im Vergleich zu OSC, mit dem original LS08 IC.

Bei PHI0 Out würde mich das Tastverhältnis hi/lo interessieren, sowie allgemein die Phasenlage zum original Taktsignal vom Quarz.

so long,

Hias

Hallo Hias,

es hat etwas gedauert aber hier sind sie:
_______________________________________
gelb=PHI0 Antic
lila=OSC GTIA

_______________________________________
gelb=PHI2 CPU
lila=OSC GTIA

_______________________________________
gelb=PHI0 Antic
lila=Systemtakt CLK Freddie Pin2

_______________________________________
Länge des Einschaltimpulse PHI0

_______________________________________
Länge des Ausschaltimpulse PHI0


Habe mir gerade den Antic versemmelt - einmal abgeruscht und schon futsch.
Gut das ich noch einen Ersatz hatte.

Bernd

HiassofT hat geschrieben:Mit welchem Interface hast Du getestet? Mit der Cartridge oder mit einem internen?

Getestet habe ich es mit dem alten Cartridge Interface.

HiassofT hat geschrieben:Mache bitte noch mal ein paar thermische Stresstests. Kältespray und Föhn/Heissluftlötkolben reichen aus. Teste mal was passiert, wenn Du nur einzelne ICs erhitzt/abkühlst und auch was passiert, wenn der ganze Atari warm/kalt ist.
Wenn der Atari im Bereich von sagen wir mal -20°C bis +45°C einwandfrei läuft, ist das schon ein gutes Zeichen!
so long,
Hias

Bei über 30Grad ist die Grenze erreicht, kälte hingegen macht nichts aus. Wenn man den Impuls im Grenzbereich einstellt dann kann es auch zur Instabilität führen. Ich habe mit dem Projekt jetzt abgeschlossen.

@Dietrich:
Den Systemtakt für die CF-Karte würde ich seperat von PHI0 abnehmen und mit 300us Impulslänge neu erzeugen - ist auf alle Fälle ein Test wert.

Bernd