Hallo zusammen,

es gab immer wieder Aussagen über die Atari Mexico oder NCR CPU CO14806 welche denn von den beiden die bessere ist. Aus Neugier habe ich ein Oszi angeschlossen und die für Hardwareerweiterung wichtige PHI2 Signale an mehreren CPUs verglichen. Mein Resultat war - es gibt KEINEN Unterschied in Signalhöhe und Amplitudenform. Der Systemeingang PHI0 ist fast ein Rechtecksignal deren Spannungshöhe um die 3,6V liegt. PHI2 sieht so aus wie ein Sägezahn aber mit einer Spannungshöhe von 4,6V. Das schlechteste Signal ist PHI1 - mein Spruch "FINGER WEG" davon - ein Sägezahn mit Amplitudenhöhe von 3,8V. Mal sehen ob ich nicht einige Bilder davon machen kann.

Bernd

Hallo Bernd

Hast Du die Signale die Du getestet hast auch belastet?

Phi1 wird meiner Meinung nach nur für die Farbdarstellung benutzt.

Tschüß

Mathy

.
Bei der Mexico-CPU wird das Phi2 deutlich schlechter wenn es belastet wird, d.h. die Flanken werden unsauber. Bemerkbar macht sich das meist durch das sogenannte Flickern. Einzelne Zeichen auf dem Bildschirm fangen an "sich mit anderen Zeichen abzuwechseln". Weiter geht's mit völlig falschen Buchstaben, und zuletzt hängt sich der Atari auf. Nach Austausch der CPU ist alles in Butter.

Jahrelange Erfahrung nicht nur von mir. Am besten probier es mal aus.

Vielen Dank für eure Hinweise. Ich baue gerade eine neue Hardware dazu auf. Mal sehen ob ich nicht meine Probleme mir den IDE Endgeräten damit lösen kann.

Bernd

Als ich noch bei Atari gearbeitet habe, hab ich herraus gefunden dass es schlechte CPU's gibt.
Es gab sogar ein Herstellungs-Badge-Number. (Weiss ich nicht mehr)
Den Test war ganz einfach in Basic:
for x=0 to 10000
?x;" Atari"
next x
Dieses Program starten und dann den CPU warm machen. (Föhn)
Nach kürtzer Zeit hängt sich das System auf.
Es hängt haubsächlich mit das "Halt" signal zusammen.
Ein "schlechter" CPU macht es noch prima in andere Platinen oder wenn benützt in die 65C02 Platine.

mfg,
Guus

Hier noch ein Oszi Bild der Signale. Unten: PHI2 Ausgang CPU. Oben: Ausgang nach der Signalerneuerung.

guus hat geschrieben:Als ich noch bei Atari gearbeitet habe, hab ich herraus gefunden dass es schlechte CPU's gibt.
Es gab sogar ein Herstellungs-Badge-Number. (Weiss ich nicht mehr)
Den Test war ganz einfach in Basic:
for x=0 to 10000
?x;" Atari"
next x
Dieses Program starten und dann den CPU warm machen. (Föhn)
Nach kürtzer Zeit hängt sich das System auf.
Es hängt haubsächlich mit das "Halt" signal zusammen.
Ein "schlechter" CPU macht es noch prima in andere Platinen oder wenn benützt in die 65C02 Platine.

mfg,
Guus

Hallo Guus,
ich wußte nicht das du bei Atari gearbeitet hast. Welchen Job hattest du denn?

Den Test mit dem Föhn mache ich so schnell nicht mehr. Er hat mir schon eine CPU gekostet. Lieber klebe ich Kühlkörper zur besseren Wärmeableitung auf die wichtigsten Chips.

Bernd

Hallo Bernd

Bernd hat geschrieben:... nach der Signalerneuerung.

Wie hast Du denn das Signal Erneuert?

Tschüß

Mathy

Hallo Mathy,

ich schreibe gerade einen Artikel mit Schaltplan für das ABBUC Magazin.

Laß dich überraschen,
Bernd

Hey Bernd,

ich überlege auch gerade, wie man den CF-Anschluss am Atari stabiler machen kann. Da kommen mir Deine Oszi-Untersuchungen gerade recht. Ich nehme an, das untere Signal ist das PHI2 direkt an der CPU (sieht ja sauschlecht aus) und das obere Signal ist das PHI2, das hinter dem AND-Gatter an den anderen ICs anliegt (PIA, GTIA usw.) Ich bin überrascht, dass der Low-Bereich deutlich größer als der High-Bereich ist. Bisher hatte ich angenommen, dass die ungefähr gleich lang sind. Jedenfalls sollte man vermeiden, PHI2 direkt an der CPU abzugreifen!

Wie lang ist den der High-Bereich (vermute mal so etwa 200 ns)?
Das wäre ja ein Ding. Die ATA-Spezifikation legt nämlich fest, dass bei der MyIDE-Technik PHI2 eigentlich mind. 280ns High sein müsste (steht auch so im Sandisk-Datenblatt drin).
Kannst du mal PHI0 mit dem oberen PHI2 vergleichen? Oder auch versuchen herauszufinden, wann genau im Vergleich mit PHI2 die CPU die Adressleitungen für den nächsten Takt verändert?

Ich habe nämlich aufgrund meiner Erfahrungen mit dem CF den Verdacht, dass die CPU (in einigen Ataris) die Adressleitungen kurz vor der fallenden Flanke von PHI2 verändert (was eigentlich nicht sein darf). In diesem Fall könnte bei einem Lesezugriff auf das RAM/ROM das CF aktiviert werden, was aufgrund seiner Geschwindigkeit noch vor seiner Deaktivierung den Datenbus belegt, was zu einer Kollision auf dem Datenbus führen würde. Das würde auch dazu passen, dass ich in meinem XL Probleme mit einem CMOS-Eprom bei eingestecktem CF hatte; die sind ja viel empfindlicher als die im Atari benutzen NMOS-ICs. Mögliche Gegenmaßnahmen wären:

a) Statt PHI2 PHI0 benutzen oder
b) Den gewünschten Ausgang des I/O-Page-Decoders (U2, D5xx, D1xx oder D6xx) zur Aktivierung des CF sowie die Adressleitungen A0, A1 und A2 über von PHI2 gesteuerte Latches an das CF anschliessen. Die Latches sollen durchlässig sein, wenn PHI2 Low ist und bei PHI2 = High sperren. Damit wäre sichergestellt, dass sich am CF der Chip-Enable und die Adressleitungen nicht ändern solange PHI2 High ist, egal was die CPU macht.

Gruß Dietrich

Hallo Dietrich,

das schlechte untere Signal vom Oszibild kommt direkt aus der Atari CPU und ist der Systemtakt PHI2. Das obere Signal ist das Ergebnis eines Auffrischens mittels zusätzlicher Hardware. Pin 39 der CPU wird aus dem Sockel gezogen, geht an den Signalauffrischer und das Ergebnis wird im Sockel wieder eingespeist.

Betreff high Bereich - schau Delta T unten an, es ist 0,210us.
Um dein Timing einzuhalten brauchst du ein Adress- und Datenpuffer mit einer Signalverlängerung um 70ns. PHI0 nimm bitte nicht denn es ist nicht synchron mit dem Datenbus! Du hast es ja unten mit den Latches beschrieben.

Bernd

Ach ja,

das Latchen könnte man inklusive Decodierung mittel zweier GALs machen. Da gibt es noch so ein Modul Projekt von mir wo ich diese Funktion mit benötige.

Bernd

Bernd hat geschrieben:Das obere Signal ist das Ergebnis eines Auffrischens mittels zusätzlicher Hardware.

Und wie sieht CPU-PHI2 im Vergleich mit dem verbesserten PHI2 aus, das z.B. an der PIA anliegt ? (Zwischen der CPU und der PIA liegt ein AND-Gatter, was die Aufgabe hat, das PHI2 der CPU zu verbessern!)

Bernd hat geschrieben:PHI0 nimm bitte nicht denn es ist nicht synchron mit dem Datenbus!

Wie ganau sieht denn der Oszi-Vergleich PHI0 mit dem durch das AND-Gatter verbesserten PHI2 aus (das an der PIA anliegt). Es könnte durchaus sein, dass das mit dem Datenbus hinkommt. Schließlich ist der Datenbus schon deutlich vor der fallenden Flanke von PHI2 stabil!

Gruß Dietrich

Ich habe für meine SRam Speichererweiterung zuerst PHI2 vom PIA abgenommen und bin damit auf die Nase gefallen. Wie du oben siehst ist das Signal "Sägezahnförmig". Dadurch kommt es hinter dem AND-Gatter zu einem schlechteren, unsychronen und kürzeren Impuls der sporadisch meinen Zusatzspeicher durcheinander brachte. Seidem benutze ich nur noch das "neue" Signal von der CPU.

Bernd

PS: du hast ne email erhalten......

Hi Bernd,

danke für die Mail. Vielleicht reicht das ja schon und die Latches sind gar nicht erforderlich (glaub ich aber nicht so recht). Dass das PHI2-Signal hinter dem AND-Gatter so schlecht ist, hätte ich nicht gedacht. Na, mit dem neuen PHI2 und evtl. den Latches besteht ja richtig Aussicht, den CF-Anschluss am Atari stabil zu machen

Gruß Dietrich

Hi Dietrich,

wenn du die PHI Signalfolge 0-1-2 sehen möchtest schau dir das 6502 Datenblatt auf Seite 3-38 an. Die Zeiten findest du in der Tabelle 3-39. Die Atari CPU ist ja auf der Basis eines 6502 erstellt worden.

http://www.ionpool.net/arcade/gottlieb/ ... asheet.pdf


Bernd

Dietrich hat geschrieben:Hi Bernd,

danke für die Mail. Vielleicht reicht das ja schon und die Latches sind gar nicht erforderlich (glaub ich aber nicht so recht). Dass das PHI2-Signal hinter dem AND-Gatter so schlecht ist, hätte ich nicht gedacht. Na, mit dem neuen PHI2 und evtl. den Latches besteht ja richtig Aussicht, den CF-Anschluss am Atari stabil zu machen

Gruß Dietrich

Falls erforderlich ist bei dem verwendeten Baustein ja noch etwas frei um für dein CF Adapter den Impuls auf die richtige Länge zu bringen.
Damit sollte es doch möglich sein.

Bernd

Hi Bernd,

ein 6502-Datenblatt hatte ich auch schon angeschaut. Stellt sich nur die Frage, ob die Atari-CPU sich genauso verhält wie dort beschrieben (wenn ja, wäre PHI0 durchaus verwendbar) und ob die Signale so sauber aussehen (zumindest für PHI2 wohl nicht). Und das Datenblatt gibt nur das Verhalten für genau 2 MHz an. Wie sieht das Timing bei 1.77 MHz aus (proportional die Zeiten kürzen kommt wohl nicht hin)?

Naja, Dein neues PHI2 ist natürlich viel besser als ein möglicherweise schlechtes PHI0.

Gruß Dietrich

Das geht ja im 10-Minuten-Takt hier weiter

Bernd hat geschrieben:Falls erforderlich ist bei dem verwendeten Baustein ja noch etwas frei um für dein CF Adapter den Impuls auf die richtige Länge zu bringen. Damit sollte es doch möglich sein.

Ähh, bin kein Gal- oder Lötexperte. Aber wir haben ja in der HAR genug Hardware-Experten, die Sache mit dem CF müssen wir unbedingt sauber hinkriegen. (Sonst wäre mein neues OS ja umsonst )

Dietrich hat geschrieben:Hi Bernd,

ein 6502-Datenblatt hatte ich auch schon angeschaut. Stellt sich nur die Frage, ob die Atari-CPU sich genauso verhält wie dort beschrieben (wenn ja, wäre PHI0 durchaus verwendbar) und ob die Signale so sauber aussehen (zumindest für PHI2 wohl nicht). Und das Datenblatt gibt nur das Verhalten für genau 2 MHz an. Wie sieht das Timing bei 1.77 MHz aus (proportional die Zeiten kürzen kommt wohl nicht hin)?

Naja, Dein neues PHI2 ist natürlich viel besser als ein möglicherweise schlechtes PHI0.

Gruß Dietrich

PHI0 habe ich auch mit der SRam Erweiterung getestet. Als Ergebnis hatte ich nur noch Fehlermeldungen beim Speichertest. Das Signal wechselt viel zu früh - auf dem Datenbus ändern sich ja noch die Bits. Da gibs dann Salat im Speicher.

Bernd