Projekt ASCB / ASCB-II

Moderatoren: Sleeπ, andymanone

Burkhard
Beiträge: 488
Registriert: 03.06.2021 21:29
Has thanked: 10 times
Been thanked: 39 times
Kontaktdaten:

Re: Projekt ASCB / ASCB-II

Beitrag von Burkhard »

Ich wollte auch nur @skr einen kleinen Gedankenstoß geben, selber benötige ich sowas auch nicht ...

Benutzeravatar
pancio
Beiträge: 318
Registriert: 31.08.2021 07:31
Has thanked: 300 times
Been thanked: 306 times
Kontaktdaten:

Re: Projekt ASCB / ASCB-II

Beitrag von pancio »

HiassofT hat geschrieben:
11.02.2026 16:06
mega-hz hat geschrieben:
11.02.2026 15:27
SIO: CLOCK-IN und CLOCK-OUT

welche Geräte benutzen diese Leitungen und welche Vorteile/Möglichkeiten hat man damit?
Clock-Out wird IIRC vom SIO2USB (von der RAF) und von der Indus Floppy verwendet um die Übertragungsrate zu ermitteln.

Clock-In ist in Wirklichkeit "Bidirectional Clock", kann also sowohl Ein- als auch Ausgang sein (je nach Modus der in SKCTL konfiguriert ist).

so long,

Hias

Hi Guys,

CLK_IN/CLK_OUT signals are also found in the CA2001/LDW2000 drives, which are almost faithful clones of the IndusGT, but I've never encountered their use. I'm very disappointed by this, because synchronous transmission allows for enormous possibilities. And it's not just about speed! An example is loading data while simultaneously playing music on POKEY.

Theoretically, it's possible to achieve speeds much higher than 125 kbps because we're not limited by the AUDF4 register. A few weeks ago, I ran tests in synchronous mode at speeds exceeding 300 kbps using an ESP32-S3, and the results were promising.

And why did Atari abandon the idea of ​​using synchronous mode for higher speeds? This is likely due to a bug in the POKEY structure—the received bit is shifted in the buffer due to interference from the PHI2 clock. This issue is currently being investigated, and the well-known programmer @foft is trying to fix this POKEY bug in PokeyMax :-) If successful, transmissions of ~400 kbps will be possible.

There's another reason why synchronous mode wasn't used: the schematic (e.g., CA2001) indicates that the CLK_IN/CLK_OUT signals are fed from the data bus via the 74LS244, which means that each bit and clock cycle is sent using the BIT-BANG method (must be prepared by the CPU), which could be a bottleneck for the entire transmission process. These are just my guesses, but they seem plausible. If you have any information, please share it, as I'm also working on using synchronous mode...

Of course, the CLK_IN/CLK_OUT monitoring functionality will be very useful in ASCB, especially in the context of testing new SIO devices

BR,
pancio
pancio

https://systemembedded.eu
PTODT / A.B.B.U.C. Member

Benutzeravatar
Pmetzen
Beiträge: 172
Registriert: 17.08.2021 20:46
Has thanked: 4 times
Been thanked: 35 times
Kontaktdaten:

Re: Projekt ASCB / ASCB-II

Beitrag von Pmetzen »

Für alle die hier der Sprache English nicht so mächtig sind, hier die Übersetzung von Pancio über CLK_IN/CLK_OUT Signale.

Hallo zusammen,

CLK_IN/CLK_OUT-Signale finden sich auch in den CA2001/LDW2000-Laufwerken, die fast originalgetreue Klone des IndusGT sind, deren Verwendung ich aber nie erlebt habe. Das enttäuscht mich sehr, denn synchrone Übertragung eröffnet enorme Möglichkeiten. Und es geht nicht nur um Geschwindigkeit! Ein Beispiel ist, Daten zu laden, während gleichzeitig Musik auf POKEY abgespielt wird.

Theoretisch ist es möglich, Geschwindigkeiten viel höher als 125 kbps zu erreichen, weil wir nicht durch das AUDF4-Register eingeschränkt sind. Vor ein paar Wochen habe ich Tests im synchronen Modus mit Geschwindigkeiten von über 300 kbps mit einem ESP32-S3 durchgeführt, und die Ergebnisse waren vielversprechend.

Und warum hat Atari die Idee aufgegeben, den synchronen Modus für höhere Geschwindigkeiten zu nutzen? Dies ist wahrscheinlich auf einen Fehler in der POKEY-Struktur zurückzuführen – das empfangene Bit wird im Puffer verschoben, bedingt durch Störungen durch den PHI2-Takt. Dieses Problem wird derzeit untersucht, und der bekannte Programmierer @foft versucht, diesen POKEY-Fehler in PokeyMax zu beheben :-) Bei Erfolg werden Übertragungen von ~400 kbps möglich sein.

Es gibt einen weiteren Grund, warum der synchrone Modus nicht verwendet wurde: Der Schaltplan (z. B. CA2001) zeigt an, dass die CLK_IN/CLK_OUT-Signale vom Datenbus über den 74LS244 eingespeist werden, was bedeutet, dass jedes Bit und jeder Taktzyklus mit der BIT-BANG-Methode gesendet wird (muss von der CPU vorbereitet werden), was ein Engpass für den gesamten Übertragungsprozess sein könnte. Das sind nur meine Vermutungen, aber sie erscheinen plausibel. Wenn ihr Informationen habt, teilt sie bitte, da ich auch daran arbeite, den synchronen Modus zu nutzen...

Natürlich wird die CLK_IN/CLK_OUT-Überwachungsfunktion im ASCB sehr nützlich sein, insbesondere im Kontext des Tests neuer SIO-Geräte.

BR,
pancio, übersetzt von Pmetzen

Benutzeravatar
DjayBee
Beiträge: 1207
Registriert: 17.08.2021 04:02
Has thanked: 920 times
Been thanked: 487 times
Kontaktdaten:

Re: Projekt ASCB / ASCB-II

Beitrag von DjayBee »

Wenn ihr euch mit dem synchronen Modus näher auseinandersetzen wollt, bietet sich die Vorarbeit von Mr.Atari an. Sijmen hat bis zu 440 kbit/s mit externem Takt hinbekommen, aber auch mit diversen Problemen.

https://forums.atariage.com/topic/31782 ... al-thread/

Antworten

Wer ist online?

Mitglieder in diesem Forum: 0 Mitglieder und 1 Gast